作为当前主流的高端存储技术，3D NAND 凭借垂直多层堆叠架构，彻底突破了传统平面闪存的存储密度上限，凭借高容量、高性能、低成本的核心优势，广泛应用于数据中心、车载存储、消费电子等各类场景。但随着堆叠层数不断提升，工艺制造难度呈指数级增长，层数越高，深孔更深，孔径更难保持一致，晶圆更容易翘曲，层间对准更难，良率更难爬坡。因此，在 3D NAND 时代，能否在三维尺度上看清并控制每一次形貌偏差，对提升 3D NAND 的良率至关重要。在此行业背景下，图案化晶圆几何量测（APG）技术凭借全域、高精度、在线化的检测能力，成为解决高层堆叠制程痛点、实现工艺可控的核心技术手段。
一、3D NAND 高层堆叠的核心制程痛点
1. 多层工艺叠加，晶圆翘曲问题突出
3D NAND 采用氧化硅/氮化硅多层交替堆叠结构，反复的高温沉积、退火、高深宽比刻蚀工艺，会因材料热膨胀系数差异持续累积产生应力。应力大到一定程度，晶圆会变凹、变凸，更糟的是变成马鞍形，也叫土豆片形。由于 3D NAND 要堆几百层金属上去，应力只往一个方向释放，整片晶圆就会翘成不对称的土豆片形状。一旦晶圆翘曲严重，会导致良率低下。目前针对这种 3D NAND 土豆片翘曲，单点曲率是不够用的，得看全片 3D 形貌，需要把晶圆竖起来放进 wafer palette，双面 Fizeau 干涉同时扫，使用纳米级分辨率重建整片形状，因为竖起来测量可以克服重力的影响，能拿到最精准的形貌数据，目前昂坤半导体形貌测量设备 APG-5000 就是这样的测试原理。
（马鞍形晶圆翘曲图）
（1400um的warp shape map）
建立在AMG-5000平台的双面同步干涉纳米技术上，高于PWG5+光学分辨率和亚纳米的精度 迭代对应PWG2+和PWG5 测图形晶圆的厚度分布、平整度、面型、双面微观亚纳米形貌(nanotopography) 在线测验和监控IC生产中镀膜，CMP晶圆的极大翘曲和工艺引起应力和它的变化，极大翘曲造成的高价形变和它引起的平面内的位移(光刻机的overlay误差) 可测最大翘曲<500um 1-shot,<1500um multiple shots 应用于R&D和HVM IC Fab(大规模集成电路芯片)生产中各种前端工艺节点的量测，提高晶圆和芯片生产的良率，能满足大于3纳米IC生产工艺节点需求 产能>100 WSP 浙江省半导体行业协会
浙江省半导体行业协会于2001年经省民政厅批复成立，在省经信厅的业务指导下，紧紧围绕“服务政府、服务企业、服务行业”的宗旨，为企业提供“一站式”专业化综合服务。
入会申请
联系人：萧老师 电话：17300929113
邮箱：854852842@qq.com
地址：浙江省杭州市滨江区月明路567号
滨芯科技园B座606